專案描述

CSV-Verilog Maker IIはCSVプリプロセッサ上で動作するプログラムです。

Excelで検証内容や設計内容を記載し、Verilogに変換するソースコード自動生成プログラムです。

安裝

インストール方法 -> (http://www.youtuhttp://www.youtube.com/watch?v=V6wz3BhPPCE) 顯示如何安裝

用法

変換方法 -> http://whttp://www.youtube.com/watch?v=qnYMl65EywE 顯示用法

下載

您的評分
撰寫專案評

使用統計

最近的活動